PAT-NO:

JP402022880A

DOCUMENT-IDENTIFIER: JP 02022880 A

TITLE:

SEMICONDUCTOR LIGHT-EMITTING ELEMENT

AND MANUFACTURE

PUBN-DATE:

January 25, 1990

INVENTOR-INFORMATION:

NAME

TANAKA, KAZUHIRO

ASSIGNEE-INFORMATION:

COUNTRY

FUJITSU LTD

N/A

APPL-NO:

JP63172431

APPL-DATE:

July 11, 1988

INT-CL (IPC): H01S003/18, H01L021/205

US-CL-CURRENT: 372/43

ABSTRACT:

PURPOSE: To obtain a semiconductor light-emitting element which can be

operated at high speed and which has been made flat after a filling and growth

operation by a method wherein two grooves reaching a first clad layer are

formed on both outer sides of a belt-like light-emitting region of an active

layer, the upper part of a second clad layer at the outside of these grooves is

made thin and a high-resistance semiconductor layer is grown epitaxially inside

the grooves and on the second clad layer which has been made thin.

CONSTITUTION: A first clad layer 2 composed of n-type InP, ad active layer 3 composed of InGaAsP, a second clad layer 4 composed of p-type InP and a contact layer 5 composed of InGaAsP are formed one after another on an n-type semiconductor substrate 1 composed of InP by using an epitaxial growth method; inverted mesa-shaped grooves 6, 7 with a depth reaching the first clad layer 2 are formed on both outer sides of a light-emitting region 30 of the active layer 3; in addition, the upper part of the second clad layer at the outside of the grooves 6, 7 is made thin. A high-resistance semiconductor layer 8 is grown by using a chloride VPE method inside the grooves 6, 7 and on the second clad layer 4 which has been made thin. Thereby, a buried layer on the second clad layer 4 and a buried layer of the grooves 6, 7 are formed to be flat.

COPYRIGHT: (C) 1990, JPO&Japio

9

①特許出願公開

@ 公 開 特 許 公 報 (A) 平2-22880

®Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)1月25日

H 01 S 3/18 // H 01 L 21/205 7377-5F 7739-5F

審査請求 未請求 請求項の数 2 (全6頁)

図発明の名称

半導体発光素子と製造方法

郊特 顧 昭63-172431

②出 願 昭63(1988)7月11日

@発明者 田中

— 弘

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 岡本 啓三

明 細 銀

1. 発明の名称

半導体発光素子と製造方法

- 2. 特許請求の範囲
- (1) 半導体基板 (1) 上に、少なくとも第1のクラッド層 (2)、活性層 (3)、第2のクラッド層 (4)、およびコンタクト層 (5) を順に租間して形成した半導体発光業子において、

前記活性層(3)の排状発光領域(30)の両 外側に、少なくとも上記第1のクラッド層(2) に達する2つの消(6、7)を設け、

さらに該消 (6、7) の外側に位置するコンク クト暦 (5) 及び第2のクラッド暦 (4) の上部 をエッチングして薄膜化し、

前記消(6、7)内及び禪膜化した前記第2の クラッド間(4)の上に高抵抗半導体層(8)を エピタキシャル成長させたことを特徴とする半導 体発光素子。

(2) 請求項1において、コンタクト階(5)上面から消底部までの段差と、コンタクト間(5)上

面から薄膜化した第2のクラッド暦上面との段差の関係を、溝が高抵抗半導体階(8)によって埋め込まれてコンタクト階(5)上面に連すると同時に薄膜化した第2クラッド階上に成長する高抵抗層半導体層(8)がコンタクト暦上面に達するように構成したことを特徴とする半導体発光索子の製造方法。

3. 発明の詳細な説明

(概要)

半導体発光素子に関し、

高速動作を可能にすることを目的とし、

半導体基板上に、少なくとも第1のクラッド層、 活性層、第2のクラッド層、およびコンタクト層 を順に積層して形成した半導体発光素子において、 前記活性層の帯状発光領域の両外側に、少なくと も上記第1のクラッド層の底部に達する2つの満 を設け、さらに該満の外側に位置するコンククト 層および第2のクラッド層の上部をエッチングし て薄膜化し、前記溝内及び薄膜化した前記第2の クラッド層の上に高抵抗半導体をエピクキシャル 成長させて構成する。

(産業上の利用分野)

本発明は、半導体范光素子に関する。

(従来の技術)

半導体レーザ発光素子は、第4回に示すように 基板40の上に第1のクラッド間41、第2のクラッド間43、コンタクト間44、半導体埋込み 圏50及びコンタクトホールを形成した絶縁 附45を順に積削し、その基板40と絶縁間45 の稽出面に電極46、47を取付けたものが一般 に使用されているが、電流間込めに用いる埋込み 圏50と第1のクラッド層40の間のpn接合の 寄生容量にか発生するといった問題があった。

このため、本出願人は特別昭61-21649 において、半導体発光素子の活性層における発光 領域48の両側に逆メサ形の湖49を設け、この 湖48内に高抵抗半導体層52を埋め込むことに より寄生容量を低減する装置を提案した。(第5 図参照)。

上記した課題は、半導体基板1上に、少なくとも第1のクラッド例2、活性例3、第2のクラッド 暦4、およびコンタクト附5を順に積層して形成した半導体発光素子において、前記活性層3の排状発光領域30の両外側に、少なくとも上記第1のクラッド附2に達する2つの調6、7を設け、さらに該溝6、7の外側に位置する第2のクラッド所4の上部をエッチングして薄膜化し、前記溝6、7内及び薄膜化した前記第2のクラッド所4の上に高抵抗半導体層8をエピタキシャル成長させたことを特徴とする半導体発光素子により解決する。

(作用)

以上の構造で高抵抗半導体層の埋込み成長を行うと溝の外側の平坦部の成長速度が遅くとも、平 坦部が溝底部よりも高い位置にあるため、埋込み 成長が終了した時点で、溝部と平坦部での高抵抗 半導体層が同じ高さとなり、全体として平坦な埋 込み形状とすることができる。

(発明が解決しようとする深題)

しかし、この種の半導体レーザ素子においても、第5図に示すように、減49の外側に位置する絶縁暦45と活性暦42が誘電体とし作用するため、 被然として寄生容量Cz、Czが残存しており、 数G bit/sec以上の情報に対し、半導体レーザが 遠従しないといった問題がある。

これを改善するために、満を形成せずに外側までエッチングし、高抵抗半導体層で埋め込んだ第6図の構造が考えられる。しかし、この構造では平坦な領域での高抵抗半導体層の成長が遅いため、図に示すような段差が生じ、電極プロセス、ボンディング等に不具合が生じるといった問題が生じる。

本発明は、このような問題に鑑みてなされたものであって、高速で作動でき、かつ埋込み成長後 に平坦化されている半導体発光素子を提供することを目的とする。

(課題を解決するための手段)

この状態においては、一方の電極の下に形成した絶縁膜9と、さらに下方の活性層3の間に高抵抗半導体層8が存在するために、2つの電極間における客生容量が大幅に低減することになる。

〔実旆例〕

第1回は、本発明の一実施例を示す半導体発光素子の断面図で、図中符号 1 はインジウムリン(InP) よりなるn型化合物半導体基板で、その上には、n型InP よりなる第1のクラッド層 2 (厚さは例えば2~3 μm、インジウムガリウムと素リン (InGaAsP) よりなる第2のクラッド層 4 (~25 μm)、P型InPよりなる第2のクラッド層 4 (~25 μm)、P・型インジウムガリウムと素リン(InGaAsP) よりなるコンタクト層 5 (~0.5 μm)がそれぞれ順にエピタキシャル成場でつい、 活性層 3 の所外側には逆メサ形の減ら、7 が乳1のクラッド層 2 に至る深さに形成され、さらにこれらの消6、7 の外側に存在する第2 のクラッド層 4

は上部が薄膜化さている。

8 は、溝 6、 7 内を埋め込むとともに、 篠腴化された第2 のクラッド 75 4 上に 税 77 される 高抵抗 半導体 76 で、 例えば In Pに 15 (Fe) をドーピング した 高抵抗 半導体 からなり、 気相 エピクキシャル 結晶 成長法によってコンタクト 75 5 と同一の高さに 至るまで成長されている。

9は、高抵抗半導体層 8 上に形成した二酸化シリコン(SiO₂) 膜よりなる絶縁層で、この絶縁層 9 の上には p 側電橋 1 0 が形成されていて、発光領域 3 0 と平行に形成した絶縁層 9 のコンタクトホール 1 1 を通してコンタクト層 5 と導通するように構成されている。

なお、図中符号 1 2 は、 塔板 1 に形成した n 側 電板を示している。

上述した実施例において、半導体発光業子の電 柄10、12間に電圧を加えると、活性層3の発 光額域30に電流が流れ、この発光領域30の端 部から光が放射する。

この状態においては、P側電極10の下に形成

えば 4 μm)の溝 6 , 7 を形成する(第 2 図 (b))。

次に、2つの神6,7に挟まれた凸部24を覆う厚さにレジスト25を弦布した後(同図(c))、マスク26を使用して露光、現像を行い、凸部24の周りだけにレジスト25を残存させる(同図(d))。

次に、クロライド気相エピクキシャル結晶成長 法 (クロライドVPE法)により滿6、7内及び 薄膜化された第2のクラッド層4上に高抵抗半導 体26を成長させ、高抵抗半導体層8とする。 した絶縁膜9と、さらに下方の活性層3の間に高抵抗半導体層8が存在するために、2つの電極10、12間における寄生容量が大幅に低減することになる。

次に、上記した半導体発光案子の作成方法について説明する。

第2図は、本発明の半導体発光素子を作成する 工程を示す断面図で、第2図(a)において、n-inP基板1上には、上記したような第1のクラッド層2、活性層3、第2のクラッド層4、コンタクト層5がエピタキシャル成長法により順に積層され、また、その上にはCVD法等により二酸化シリコン膜(Si0:腰)21が形成されている。

このS10x膜21はフォトリソグラフィー法によりパターニングされ、活性関発光領域30の上方に位置する領域を挟む排状の窓22、23が設けられている。

次に、基板 1 を臭素 (Br) エタノール混合液に浸 漬してコンタクト層 5 から下方向に順にエッチン グし、第 2 のクラッド層 4 上部に達する深さ(例

このクロライドVPE法は、第2図(8)に示すように、海内での埋込み層の成長速度が大きく、湖6、7内に高抵抗半導体26を埋め込んだ後に、第2のクラッド層4上の埋込み層と湖6、7の埋込み間とを平坦に形成することができる。ただし、予めコンタクト層5の上面に対する第2のクラッド層4の深さと、湖6、7の深さとを調整しておく必要がある。

このクロライドVPE法により、高抵抗半導体 26を形成する場合について、具体例をあげて詳 細に説明すると次のようになる。

第3図において、800℃に加熱した反応管31にPCI: +H:のガスを送るとともに、その流路中に金属Inソース32を置く一方、その下液に基版1をソース下流に置き、基板1を600~700℃(典型値650℃)に設定すると、PCI: は高温でP.及びHCIに分解し、Pは一部がInソースに吸収され、Inソース32はInPクラスト(外皮)になる。HCIはInPソースと反応してInCIを生成する。これらを反応式で書くと以下のようになる。

4 PCL + 6 H + - P + + 1 2 HCL (

$$\ln + \frac{1}{A}P_4 \rightarrow \ln P$$

そして、成長領域で温度が下がり、次のような ソース領域と逆の反応により搭板InPが折出する。

鉄(Fe)をInP中にドーピングする場合には、反応符31内にHCLガスを供給し、その流路中にFe ソース33を置いて反応させ、FeCl。にして基板 1に供給すると、溝6、7や第2のクラッド層4 上に形成するInPにFeがドーピングされて高抵抗 半温体層になる。

第2図(h)に示すように、高抵抗半導体層26を平坦化する場合の一個をあげると、溝6、7の深さを5μm、第2のクラッド層4の深さをコンククト層5に対して1.5μmとなし、エピクキシャル成長温度600℃、キャリヤガス(H*)に対するリン(P)のモル比を3.3×10°とすればよい。以上のような工程を行った後、マスクに用いたSi0x膜を除去後、基板1のコンタクト層5側に酸

気相成長法、その他のハライド系気相エピタキシャル結晶成長法を用いることもできる。

(発明の効果)

以上述べたように本発明によれば、発光素子の 免光領域の両側に形成した溝に高抵抗半導体層を 形成するとともに、この溝の外方にあるコンタク ト間及びその下のクラッド所5の一部を除去し、 これらの上に高抵抗半導体所を形成したので、業 子の光特性に影響を与えず、かつ埋込み成長後の 形状を平坦に保ったまま、寄生容量を低減して高 速動作を行うことができる。

4. 図面の簡単な説明

第1回は、本発明の一実施例を示す複割の断面 図。

第2図は、本発明装置の作成工程の一例を示す 断面図。

第3図は、クロライド成長装置の一例を示す概略図、

第4 図は、第1の従来例を示す装置の断面図、

化 (Sioz 版) 2 7 を 形成するとともに、レジストマスク2 8 を 使用して 活性 断3 の 発光 領域3 0 と 平行になるように 帯状のコンタクトホール 1 1 を 形成する (第2 図(i),(j),(K)) 。 そして、レジスト2 8 を 除去した後、 Sioz 版2 7 を 絶縁 版9 として 使用する。

歴後に、基板1、絶縁膜9の露出面に電極10、 12を蒸着法等により形成するが、絶縁膜9側の 電極10としては、例えばチタン、白金、金を順 に設けた三層構造のものを使用し、また基板1側 の電極12としては、例えば金/ゲルマニウム合 金、金を順に形成したものを使用する。

以上のようにして形成した発光素子における電極10、12間の寄生容量を測定した結果、300×300μm当たり3pPとなり、単に消6、7に高抵抗半導体を埋めこんで10pPとした従来のものよりも寄生抵抗が低くなったことがわかる。


なお、上述した実施例では、高抵抗半導体の形成にクロライドVPE法を用いたが、ハイドライド系のガス(PH。+ HCL) を使用するハイドライド

第5図は、第2の従来例を示す装置の断面図、 第6図は、従来例を改善するための装置の断面 図である。


(符号の説明)

- 1 … 基板、
- 2…第1のクラッド層、
- 3 … 活性層、
- 4…第2のクラッド層、
- 5 …コンタクト酒、
- 6、7…湖、
- 8 … 高抵抗半導体層、
- 9 …絶緑層、
- 10、12…電極、
- 11…コンタクトホール。

代理人弁理士 岡本啓三




-455-




第1の従来例を示す装置の断面図

第 4 図



第2の従来例を示す装置の断面図

第 5 図



従来例を改善するための装置の断面図

第 6 図